PAT-NO:

JP02002252290A

DOCUMENT-IDENTIFIER:

JP **2002252290** A

TITLE:

MEMORY FILM AND ITS FABRICATION

METHOD, MEMORY ELEMENT,

SEMICONDUCTOR MEMORY DEVICE,

SEMICONDUCTOR INTEGRATED

CIRCUIT AND PORTABLE ELECTRONIC

COUNTRY

INSTRUMENT.

PUBN-DATE:

NAME

September 6, 2002

INVENTOR-INFORMATION:

IWATA, HIROSHIN/ASHIBATA, AKIHIDEN/AARAI, NOBUTOSHIN/AOGURA, TAKAYUKIN/AADACHI, KOICHIRON/AKAKIMOTO, SEIZON/AYASUDA, YUKION/AZAIMA, SHIZUAKIN/A

ZAIMA, SHIZUAKI N/A SAKAI, AKIRA N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY
SHARP CORP N/A
YASUDA YUKIO N/A
ZAIMA SHIZUAKI N/A
SAKAI AKIRA N/A

APPL-NO:

JP2001046260

APPL-DATE:

February 22, 2001

INT-CL (IPC): H01L021/8247, H01L029/788 , H01L029/792 ,

C23C016/24

, H01L021/205 , H01L021/316 , H01L027/115 , H01L027/10

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a memory film which can be actuated at low voltage and a method for fabricating the film.

SOLUTION: An insulation film is formed on a semiconductor substrate as a first electrode. A first conductive film 113 is formed on a first insulation film 112. A second insulation film 112B is formed on the surface of the first conductive film 113. A third insulation film containing conductive fine particles 114 and 115 is formed on the second insulation film 112B. A second conductive film to be a second electrode is formed on the third insulation film.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-252290 (P2002-252290A)

(43)公開日 平成14年9月6日(2002.9.6)

(51) Int.CL'		識別記号	ΓI				,	テーマコード(参考)
H01L	21/8247		C 2	3 C	16/24			4K030
	29/788		H0	1 L	21/205			5 F O 4 5
	29/792				21/316		S	5 F O 5 8
C 2 3 C	16/24				27/10		461	5 F O 8 3
H01L	21/205				29/78		371	5 F 1 O 1
		審査請求	未謝求	蘭求	項の数26	OL	(全 25 頁)	最終頁に続く
(21)出願番号		特職2001-46260(P2001-46260)	(71)	出願人	000005	049		
					シャー	プ株式	会社	
(22)出顧日		平成13年2月22日(2001.2.22)			大阪府:	大阪市	阿倍野区長流	町22番22号
			(71)	出魔人	501073	987		
					安田	孝夫		
					愛知県	爱知郡	是久手町五台	池130
			(71)	出魔人	501073	340		
					財費	翼明		
					爱知県	春日井	市高座台5丁	目5番64号
			(74)	代理人	100062	144		
					弁理士	背山	葆 (外)	名)

最終頁に続く


(54) 【発明の名称】 メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯 電子機器


(57)【要約】


【課題】 低電圧で動作可能なメモリ膜およびその製造 方法を提供することにある。

【解決手段】 第1の電極となる半導体基板111上に 第1の絶縁膜112を形成する。第1の絶縁膜112上 に第1の導電体膜113を形成する。第1の導電体膜1 13の表面に第2の絶縁膜112Bを形成する。第2の 絶縁膜112B上に導電体の微粒子114,115を含 む第3の絶縁膜を形成する。第3の絶縁膜上に第2の電 極となる第2の導電体膜を形成する。









【特許請求の範囲】

【請求項1】 第1の電極となる半導体基板上に第1の 絶縁膜を形成する工程と、

上記第1の絶縁膜上に第1の導電体膜を形成する工程 と、

上記第1の導電体膜の表面に第2の絶縁膜を形成する工 程と、

上記第2の絶縁膜上に導電体の微粒子を含む第3の絶縁 膜を形成する工程と、

を形成する工程とを含むことを特徴とするメモリ膜の製 造方法。

【請求項2】 請求項1に記載のメモリ膜の製造方法に おいて、

上記第2の絶縁膜上に導電体の微粒子を含む第3の絶縁 膜を形成する工程は、

上記第2の絶縁膜上に導電体の微粒子を形成する工程 と、

上記導電体の微粒子の表面に第3の絶縁膜を形成する工 程とからなる一連の工程を、

少なくとも1回行うことからなることを特徴とするメモ リ膜の製造方法。

【請求項3】 請求項2に記載のメモリ膜の製造方法に おいて、

上記一連の工程を、2回又は3回行うことを特徴とする メモリ膜の製造方法。

【請求項4】 請求項2又は3のいずれかに記載のメモ リ膜の製造方法において、

上記第1の導電体膜は半導体からなり、

上記導電体の微粒子は半導体からなり、

上記半導体基板上に第1の絶縁膜を形成する工程と、 上記導電体膜の表面に第2の絶縁膜を形成する工程と上 記導電体の微粒子の表面に第3の絶縁膜を形成する工程 とはいずれも熱酸化工程であり、

上記第1の絶縁膜上に第1の導電体膜を形成する工程 と、

上記第2の絶縁膜上に導電体の微粒子を形成する工程と はいずれも化学的気相成長法によることを特徴とするメ モリ膜の製造方法。

【請求項5】 請求項4に記載のメモリ膜の製造方法に 40 おいて、

上記第1の導電体膜は多結晶半導体もしくは非晶質半導 体であることを特徴とするメモリ膜の製造方法。

【請求項6】 請求項1乃至5のいずれかに記載のメモ リ膜の製造方法において、

上記半導体基板はシリコン基板からなり、

上記第1の導電体膜はシリコンからなり、

上記第1乃至第3の絶縁膜はいずれもシリコン酸化膜か らなり、上記導電体の微粒子はいずれもシリコンからな ることを特徴とするメモリ膜の製造方法。

【請求項7】 半導体基板上に第1の絶縁膜を形成する 工程と、

上記第1の絶縁膜上に非晶質半導体膜を形成する工程

上記非晶質半導体膜を形成する工程の後、大気開放し、 上記非晶質半導体膜を清浄化する工程と、

上記非晶質半導体膜上にSi2 Н6 ガス又はSiH4 ガ スの一方若しくは両方を含むガスを導入して半導体核を 生成する工程と、

上記第3の絶縁膜上に第2の電極となる第2の導電体膜 10 上記非晶質半導体膜の一部及び上記半導体核の一部を熱 酸化して第1の酸化膜を形成し、第1の半導体の微粒子 を形成する工程と、

> 上記第1の酸化膜上に第2の導電体膜を形成する工程と を含むことを特徴とするメモリ膜の製造方法。

> 【請求項8】 半導体基板上に第1の絶縁膜を形成する 工程と、

上記第1の絶縁膜上に非晶質半導体膜を形成する工程 と、

上記非晶質半導体膜を形成する工程の後、大気開放し、 20 上記非晶質半導体膜を清浄化する工程と、

上記非晶質半導体膜上にSi2 H6ガス又はSiH4ガ スの一方若しくは両方を含むガスを導入して半導体核を 生成する工程と、

上記非晶質半導体膜の一部及び上記半導体核の一部を熱 酸化して第1の酸化膜を形成し、第1の半導体の微粒子 を形成する工程と、

上記第1の酸化膜上に第2の導電体の微粒子を形成する

上記第2の導電体の微粒子表面に第3の絶縁膜を形成す 30 る工程と、

上記第3の絶縁膜上に第2の導電体膜を形成する工程と を含むことを特徴とするメモリ膜の製造方法。

【請求項9】 半導体基板上に第1の絶縁膜を形成する 工程と、

上記第1の絶縁膜上に非晶質半導体膜を形成する工程

上記非晶質半導体膜を形成する工程の後、大気開放せず に上記非晶質半導体膜上にSi₂H₆ガス又はSiH₄ ガスの一方若しくは両方を含むガスを導入して半導体核 を生成する工程と、

熱酸化により上記非晶質半導体膜の一部及び上記半導体 核の一部を酸化して第1の酸化膜を形成し、第1の半導 体の微粒子を形成する工程と、

上記第1の酸化膜上に第2の導電体膜を形成する工程と を含むことを特徴とするメモリ膜の製造方法。

【請求項10】 半導体基板上に第1の絶縁膜を形成す る工程と、

上記第1の絶縁膜上に非晶質半導体膜を形成する工程

50 上記非晶質半導体膜を形成する工程の後、大気開放せず

1

に上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程と、

熱酸化により上記非晶質半導体膜の一部及び上記半導体 核の一部を酸化して第1の酸化膜を形成し、第1の半導 体の微粒子を形成する工程と、

上記第1の酸化膜上に第2の導電体の微粒子を形成する 工程と、

上記第2の導電体の微粒子表面に第3の絶縁膜を形成する工程と、

上記第3の絶縁膜上に第2の導電体膜を形成する工程と を含むことを特徴とするメモリ膜の製造方法。

【請求項11】 請求項7乃至10のいずれかに記載の メモリ膜の製造方法において、

上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入して半導体核を 生成する工程の後に、大気開放せずにアニールを行い上 記半導体核を成長させる工程を行うことを特徴とするメ モリ膜の製造方法。

【請求項12】 第1の電極となる半導体基板と、 上記導電体基板上に形成された第1の絶縁膜と、

上記第1の絶縁膜上に形成された第1の導電体膜と、 上記第1の導電体膜上に形成された導電体の微粒子を含む第3の絶縁膜と、

上記第3の絶縁膜上に形成された第2の電極となる第2 の導電体膜とからなることを特徴とするメモリ膜。

【請求項13】 請求項12に記載のメモリ膜において、上記第3の絶縁膜に含まれる導電体の微粒子の位置は実質的にランダムであることを特徴とするメモリ膜。

【請求項14】 請求項12に記載のメモリ膜において、

上記第3の絶縁膜に含まれる導電体の微粒子は、 上記第1の導電体膜に近接する第1の導電体の微粒子と、

上記第1の半導体の微粒子の斜め上方に隣接する第2の 導電体の微粒子とを含み、

上記第1の導電体膜がなす平面上に射影した上記第1の 導電体の位置は実質的にランダムであることを特徴とするメモリ膜。

【請求項15】 請求項14に記載の半導体装置におい 40 で

上記導電体の微粒子の直径もしくは高さをHとし、 上記第1の導電体膜と、上記第1の導電体の微粒子との 距離をS1とし、

上記第3の絶縁膜の厚さの平均をWとするとき、

W≤2H+S₁

なる関係を満たすことを特徴とするメモリ膜。

【請求項16】 請求項12乃至15のいずれかに記載のメモリ膜において、

上記半導体基板はシリコン基板であり、

上記第1の導電体膜はシリコンからなり、

上記第1及び第3の絶縁膜はいずれもシリコン酸化膜からなり、

上記導電体の微粒子はシリコンからなることを特徴とするメモリ膜。

【請求項17】 請求項12乃至16のいずれかに記載のメモリ膜において、

上記第1の絶縁膜の厚さは2nm~5nmであり、

上記導電体の微粒子の直径は3nm~7nmであること 10 を特徴とするメモリ膜。

【請求項18】 電界効果型トランジスタのゲート絶縁 膜が請求項12乃至17のいずれかに記載のメモリ膜か らなることを特徴とするメモリ素子。

【請求項19】請求項18に記載のメモリ素子において、SOI基板上に形成されたことを特徴とするメモリ素子。

【請求項20】 請求項18又は19に記載のメモリ素 子を集積したことを特徴とする半導体集積回路。

【請求項21】 半導体基板の表面に、一方向に蛇行し 20 て延びる複数の素子分離領域が上記一方向に垂直な方向 に関して並んで形成されて、隣り合う素子分離領域の間 にそれぞれ上記一方向に蛇行して延びる活性領域が定め られ。

上記各活性領域内の蛇行の各折り返し箇所に、それぞれ ソース領域またはドレイン領域として働く不純物拡散領 域が形成されて、同一の活性領域内で隣り合う上記不純 物拡散領域の間にそれぞれチャネル領域が定められ、

上記半導体基板上に、上記一方向に垂直な方向にストレートに延びる複数のワード線が、それぞれ請求項12乃 30 至17のいずれかに記載のメモリ膜を介して各活性領域内のチャネル領域上を通るように設けられ、

上記半導体基板上に、上記一方向にストレートに延びる第1のビット線が、同一の活性領域内の蛇行の片側の折り返し箇所に設けられた上記不純物拡散領域上を通るように設けられるとともに、上記一方向にストレートに延びる第2のビット線が、同一の活性領域内で蛇行の他方の側の折り返し箇所に設けられた上記不純物拡散領域上を通るように設けられ、

上記第1のビット線、第2のビット線がそれぞれ直下に) 存する上記不純物拡散領域とコンタクト孔を介して接続 され

上記半導体基板は表面側にウェル領域を有し、このウェル領域が上記素子分離領域によって区分されていることを特徴とする半導体記憶装置。

【請求項22】 半導体基板の表面に、一方向に蛇行して延びる複数の素子分離領域が上記一方向に垂直な方向に関して並んで形成されて、隣り合う素子分離領域の間にそれぞれ上記一方向に蛇行して延びる活性領域が定められ、

50 上記各活性領域内の蛇行の各折り返し箇所に、それぞれ

ソース領域またはドレイン領域として働く不純物拡散領域が形成されて、同一の活性領域内で隣り合う上記不純物拡散領域の間にそれぞれチャネル領域が定められ、

上記半導体基板上に、上記一方向に垂直な方向にストレートに延びる複数のワード線が、それぞれ請求項12乃至17のいずれかに記載のメモリ膜を介して各活性領域内のチャネル領域上を通るように設けられ、

上記半導体基板上に、上記一方向にストレートに延びる第1のビット線が、同一の活性領域内の蛇行の片側の折り返し箇所に設けられた上記不純物拡散領域上を通るよ 10 うに設けられるとともに、上記一方向にストレートに延びる第2のビット線が、同一の活性領域内で蛇行の他方の側の折り返し箇所に設けられた上記不純物拡散領域上を通るように設けられ、

上記第1のビット線、第2のビット線がそれぞれ直下に存する上記不純物拡散領域とコンタクト孔を介して接続され、

上記半導体基板として、絶縁体上にシリコンからなるボディを有するSOI基板を備え、このSOI基板のボディが上記活性領域を構成することを特徴とする半導体記 20 憶装置。

【請求項23】 請求項21又は22に記載の半導体記 憶装置において、

上記ワード線のうち上記チャネル領域上に存する部分が ゲート電極を構成することを特徴とする半導体記憶装 置。

【請求項24】 請求項21万至23のいずれかに記載の半導体記憶装置において、書き込み時及び消去時において、選択されたメモリセルにおいて、上記ワード線と上記第3のビット線との間の電位差の絶対値VがV=V 30 D D であるとき、選択ワード線もしくは選択ビット線のどちらか一方にのみ接続されているメモリセルにおいて、VD D / 3 ≦ V < VD D / 2となることを特徴とする半導体記憶装置。

【請求項25】 請求項21乃至24のいずれかに記載の半導体記憶装置と、ロジック回路とを混載したことを特徴とする半導体集積回路。

【請求項26】 請求項20又は25に記載の半導体集 積回路を具備したことを特徴とする携帯電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器に関する。より具体的には、導電体の微粒子を含むメモリ膜およびその製造方法、並びにそのようなメモリ膜を有するメモリ素子に関する。また、そのようなメモリ素子を有する半導体記憶装置、半導体集積回路および携帯電子機器に関する。

[0002]

【従来の技術】電荷を蓄積するメモリ膜をゲート絶縁膜 50 て、メモリ膜を構成する。このようにして形成されたメ

中に備えた電界効果トランジスタを、メモリ素子として 用いる従来技術として、フラッシュメモリが挙げられ る。フラッシュメモリには、コントロールゲートとチャ ネル領域との間の絶縁膜中に、フローティングゲートと 呼ばれる導電体膜がある。チャネル領域からフローティ ングゲートへ、FN (ファウラーノルドハイム)トンネ リングにより電子を注入または放出することにより、フローティングゲート中の電荷量を変化させ、この電荷量 の寡多を記憶情報として保持する。記憶情報の読み出し には、フローティングゲート中の電荷量の寡多を、電界 効果トランジスタの園値の差として検知することができ る。

[0003]

【発明が解決しようとする課題】しかしながら、上記従来の技術では、動作電圧が高いという問題があった。フラッシュメモリの動作例としては、例えば、書き込み時には選択ワード線に-8V、選択ビット線に6Vを印加し、消去時には選択ワード線に10V、ビット線に-8Vを印可する。このように動作電圧が高いため、書き込み及び消去時の消費電力が大きく、低消費電力化を阻害していた。また、ゲート絶縁膜に高電界がかかるため、素子の劣化が問題になっていた。

【0004】本発明は上記の問題を解決するためになされたものであり、その目的は低電圧で動作可能なメモリ膜およびその製造方法を提供することにある。また、本発明の目的は、そのようなメモリ膜を有するメモリ素子を提供することにある。さらに、本発明の目的は、そのようなメモリ素子を有する半導体記憶装置、半導体集積回路および携帯電子機器を提供することにある。

0 【0005】

40

【課題を解決するための手段】上記課題を解決するため、第1の発明であるメモリ膜の製造方法は、第1の電極となる半導体基板上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に第1の導電体膜を形成する工程と、上記第1の導電体膜の表面に第2の絶縁膜を形成する工程と、上記第2の絶縁膜上に導電体の微粒子を含む第3の絶縁膜を形成する工程と、上記第3の絶縁膜上に第2の電極となる第2の導電体膜を形成する工程とを含むことを特徴としている。

【0006】この明細書において「微粒子」とは、ナノメートル(nm)オーダの寸法を持つ粒子を意味する。 【0007】上記第1の発明のメモリ膜の製造方法によれば、上記半導体基板上に上記第1の絶縁膜を介して上記第1の導電体膜が形成され、上記第1の導電体膜上に上記第2の絶縁膜を介して導電体の微粒子を含む第3の絶縁膜が形成され、上記第3の絶縁膜上に第2の導電体膜が形成される。それゆえ、上記半導体基板と上記第2の導電体膜が夫々電極となり、上記第1の導電体膜と導電体の微粒子を含む第3の絶縁膜とが電荷蓄積部となって、メモリ盟を機成する。このとうにして形成されたメ る。

モリ膜は低電圧での書き込み・消去及び非破壊読み出し が可能である。

【0008】1実施の形態では、上記第2の絶縁膜上に 導電体の微粒子を含む第3の絶縁膜を形成する工程は、 上記第2の絶縁膜上に導電体の微粒子を形成する工程 と、上記導電体の微粒子の表面に第3の絶縁膜を形成する工程とからなる一連の工程を、少なくとも1回行うことからなることを特徴としている。

【0009】上記実施の形態によれば、上記一連の工程を少なくとも1回行うことにより、上記一連の工程を行 10 わない場合にはみられなかったメモリ効果を出現させることができる。

【0010】1実施の形態では、上記一連の工程を2回 又は3回行うことを特徴としている。

【0011】上記実施の形態によれば、顕著なメモリ効果を得られると同時に、短チャネル効果を抑制して素子の微細化が容易になる。

【0012】1実施の形態では、上記第1の導電体膜は 半導体からなり、上記導電体の微粒子は半導体からな り、上記半導体基板上に第1の絶縁膜を形成する工程 と、上記導電体膜の表面に第2の絶縁膜を形成する工程 と上記導電体の微粒子の表面に第3の絶縁膜を形成する 工程とはいずれも熱酸化工程であり、上記第1の絶縁膜 上に第1の導電体膜を形成する工程と、上記第2の絶縁 膜上に導電体の微粒子を形成する工程とはいずれも化学 的気相成長法によることを特徴としている。

【0013】上記実施の形態によれば、上記第1の導電 核を生成体膜及び上記導電体の微粒子はいずれも半導体からな り、第1の絶縁膜、第2の絶縁膜及び第3の絶縁膜を形 さる。し成する工程はいずれも熟酸化工程である。また、上記第 30 となる。1の導電体膜及び上記導電体の微粒子の形成は、いずれ も化学的気相成長法による。すなわち、熱酸化工程と化 学的気相成長法を繰り返しただけであるにもかかわら ず、再現性よくメモリ効果が現れる。したがって、簡単 な工程で電気特性が安定したメモリ膜を形成することが 可能である。 質半導体

【0014】1実施の形態では、上記第1の導電体膜は 多結晶半導体もしくは非晶質半導体であることを特徴と している。

【0015】上記実施の形態によれば、上記第1の導電 40 体膜を形成する条件は、広く製造されているフラッシュ メモリのフローティングゲートを形成する工程と同様の ものを用いることができる。また、上記第1の導電体膜 を形成する条件を、上記第2の絶縁膜上に導電体の微粒 子を形成する工程にそのまま用いることができる。した がって、工程及び工程の条件出しを簡略化することがで きる。

【0016】1実施の形態では、上記半導体基板はシリ 微粒子に加えて、第2の導電体の微粒子が形成されて、コン基板からなり、上記第1の導電体膜はシリコンから るので、上記第1の発明の1実施形態で上記一連の工なり、上記第1乃至第3の絶縁膜はいずれもシリコン酸 50 を2回行った場合と同様な構造のメモリ膜が形成され

化膜からなり、上記導電体の微粒子はいずれもシリコン からなることを特徴としている。

【0017】上記実施の形態によれば、LSIの材料として最も広く使われているシリコンを用いることで、本発明のメモリ膜を用いた素子を、他の素子と混載するのが容易となる。また、非常に発達したシリコンプロセスを用いることができるので、製造が容易になる。

【0018】また、第2の発明であるメモリ膜の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に非晶質半導体膜を形成する工程と、上記非晶質半導体膜を形成する工程と、大気開放し、上記非晶質半導体膜を清浄化する工程と、上記非晶質半導体膜と高i2H4ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程と、上記非晶質半導体膜の一部及び上記半導体核の一部を熱酸化して第1の酸化膜を形成し、第1の半導体の微粒子を形成する工程と、上記第1の酸化膜上に第2の導電体膜を形成する工程とを含むことを特徴としてい

20 【0019】上記第2の発明のメモリ膜の製造方法によっても、上記第1の発明のメモリ膜の製造方法で形成されるメモリ膜と同様な構造のメモリ膜を形成することができる。したがって、上記第1の発明のメモリ膜の製造方法の場合と同様な作用・効果を奏する。

【0020】更にまた、上記Si₂H₆ガス又はSiH₄ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程において、ガスの供給時間を変化させるだけでシリコン微粒子の形成密度を制御することができる。したがって、メモリ膜の特性を制御するのが容易となる。

【0021】また、第3の発明であるメモリ膜の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に非晶質半導体膜を形成する工程と、上記非晶質半導体膜を形成する工程と、上記非晶質半導体膜を消浄化する工程と、上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程と、上記非晶質半導体膜の一部及び上記半導体核の一部を熱酸化して第1の酸化膜を形成し、第1の半導体の微粒子を形成する工程と、上記第1の酸化膜上に第2の導電体の微粒子を形成する工程と、上記第2の導電体の微粒子表面に第3の絶縁膜を形成する工程と、上記第3の絶縁膜上に第2の導電体膜を形成する工程とを含むことを特徴とする。

【0022】上記第3の発明のメモリ膜の製造方法によっても、上記第2の発明のメモリ膜の製造方法の場合と同様な作用・効果を奏する。更にまた、第1の半導体の微粒子に加えて、第2の導電体の微粒子が形成されているので、上記第1の発明の1実施形態で上記一連の工程を2回をつか場合と同様な機等のメモリ時が形成された。

る。したがって、顕著なメモリ効果を持つメモリ膜が得 られる。

【0023】また、第4の発明であるメモリ膜の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に非晶質半導体膜を形成する工程と、上記非晶質半導体膜を形成する工程の後、大気開放せずに上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程と、熱酸化により上記非晶質半導体膜の一部及び上記半導体核の一部を酸化して第1の酸化 10膜を形成し、第1の半導体の微粒子を形成する工程と、上記第1の酸化膜上に第2の導電体膜を形成する工程とを含むことを特徴としている。

【0024】上記第4の発明のメモリ膜の製造方法によっても、上記第2の発明のメモリ膜の製造方法の場合と同様な作用・効果を奏する。更にまた、上記非晶質半導体膜を形成する工程の後、大気開放せずに上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入するので、上記非晶質半導体膜が汚染されることがなく、半導体核の生成が安定する。したがって、メモリ膜の特性のばらつきを少なくすることができる。

【0025】また、第5の発明であるメモリ膜の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に非晶質半導体膜を形成する工程と、上記非晶質半導体膜を形成する工程の後、大気開放せずに上記非晶質半導体膜上にSi2H6ガス又はSiH4ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程と、熱酸化により上記非晶質半導体膜の一部及び上記半導体核の一部を酸化して第1の酸化 30膜を形成し、第1の半導体の微粒子を形成する工程と、上記第1の酸化膜上に第2の導電体の微粒子を形成する工程と、上記第2の導電体の微粒子表面に第3の絶縁膜を形成する工程と、上記第3の絶縁膜上に第2の導電体膜を形成する工程と、上記第3の絶縁膜上に第2の導電体膜を形成する工程とを含むことを特徴としている。

【0026】上記第5の発明のメモリ膜の製造方法によっても、上記第4の発明のメモリ膜の製造方法の場合と同様な作用・効果を奏する。更にまた、第1の半導体の徴粒子に加えて、第2の導電体の微粒子が形成されているので、上記第1の発明の1実施形態で上記一連の工程 40を2回行った場合と同様な構造のメモリ膜が形成される。したがって、顕著なメモリ効果を持つメモリ膜が得られる。

【0027】1実施の形態では、上記非晶質半導体膜上にSi₂H₆ガス又はSiH₄ガスの一方若しくは両方を含むガスを導入して半導体核を生成する工程の後に、 大気開放せずにアニールを行い上記半導体核を成長させる工程を行うことを特徴としている。

【0028】上記実施の形態によれば、半導体核を適当 メモリ膜の厚さを薄くして、静電容量を大きくすることな大きさに制御することができ、メモリ膜の特性を最適 50 ができる。例えば、このメモリ膜を電界効果トランジス

化することができる。

【0029】また、第6の発明であるメモリ膜は、第1の電極となる半導体基板と、上記導電体基板上に形成された第1の絶縁膜と、上記第1の絶縁膜上に形成された第1の導電体膜と、上記第1の導電体膜上に形成された導電体の微粒子を含む第3の絶縁膜と、上記第3の絶縁膜上に形成された第2の電極となる第2の導電体膜とからなることを特徴としている。

【0030】上記構成によれば、上記半導体基板と上記第2の導電体膜が失々電極となり、上記第1の導電体膜と導電体の微粒子を含む第3の絶縁膜とが電荷蓄積部となって、メモリ膜を構成する。このメモリ膜は、低電圧(例えば±3V)で書き込み・消去が行われ、ヒステリシス特性を持つ。しかも、例えば1Vでは、記憶は破壊されないため、非破壊読み出しが可能である。したがって、従来技術のフラッシュメモリのメモリ膜に比べて著しく低電圧動作が可能である。また、低電圧動作が可能なことにより、メモリ膜の劣化を抑制することができる。したがって、第6の発明であるメモリ膜によれば、低電圧で信頼性の高いメモリ膜が提供される。

【0031】1実施の形態では、上記第3の絶縁膜に含まれる導電体の微粒子の位置は実質的にランダムであることを特徴としている。

【0032】上記実施の形態によれば、メモリ特性が再現性よく現れる上に、上記第3の絶縁膜に含まれる導電体の微粒子の位置を制御する必要がない。したがって簡単な工程で再現性よくメモリ膜を製造することができる。

【0033】1実施の形態では、上記第3の絶縁膜に含まれる導電体の微粒子は、上記第1の導電体膜に近接する第1の導電体の微粒子と、上記第1の半導体の微粒子の斜め上方に隣接する第2の導電体の微粒子とを含み、上記第1の導電体膜がなす平面上に射影した上記第1の導電体の位置は実質的にランダムであることを特徴としている。

【0034】上記実施の形態によれば、顕著なメモリ効果を持つメモリ膜が得られる上に、上記第3の絶縁膜に含まれる導電体の微粒子の位置を制御する必要がない。 したがって簡単な工程で顕著なメモリ効果を持つメモリ膜を製造することができる。

【0035】1実施の形態では、上記導電体の微粒子の直径もしくは高さをHとし、上記第1の導電体膜と、上記第1の導電体の微粒子との距離をS1とし、上記第3の絶縁膜の厚さの平均をWとするとき、W≤2H+S1なる関係を満たすことを特徴としている。

【0036】上記実施の形態では、上記第2の半導体の 微粒子の多くが、上記第1の半導体の微粒子の斜め上方 に位置し、真上に位置するものは少ない。したがって、 メモリ膜の厚さを薄くして、静電容量を大きくすること ができる。例えば、このメモリ贈を電界効果トランジス

1 2

タのゲート絶縁膜中に導入した場合、実効的なゲート絶 縁膜厚を薄くすることができ、短チャネル効果を抑制 し、メモリ素子の微細化が可能となる。

【0037】1実施の形態では、上記半導体基板はシリコン基板であり、上記第1の導電体膜はシリコンからなり、上記第1及び第3の絶縁膜はいずれもシリコン酸化膜からなり、上記導電体の微粒子はシリコンからなることを特徴としている。

【0038】上記実施の形態によれば、LSIの材料として最も広く使われているシリコンを用いることで、メ 10 モリ膜を用いた素子を、他の素子と混載するのが容易となる。また、非常に高度に発達したシリコンプロセスを用いることができるので、製造が容易になる。

【0039】1実施の形態では、上記第1の絶縁膜の厚さは2nm~5nmであり、上記導電体の微粒子の直径は3nm~7nmであることを特徴としている。

【0040】上記実施の形態によれば、上記第1の絶縁 膜の厚さを2nm~5nmとしているので、電荷がトン ネル現象でシリコン酸化膜を透過する確率が増して記憶 保持時間が減少したり、短チャネル効果が増して素子の 20 微細化が困難となることを防ぐことができる。また、上 記夢電体の微粒子の直径を3nm~7nmとしているの で、量子サイズ効果が大きくなって電荷の移動に大きな 電圧が必要となったり、短チャネル効果が増して素子の 微細化が困難となることを防ぐことができる。したがっ て、記憶保持時間が長く、低電圧動作で、微細化が容易 なメモリ素子が提供される。

【0041】また、第7の発明であるメモリ素子は、電界効果型トランジスタのゲート絶縁膜が上記第6の発明のメモリ膜からなることを特徴としている。

【0042】上記第7の発明のメモリ素子は、第6の発明のメモリ膜をゲート絶縁膜とする電界効果トランジスタ型メモリ素子である。これにより、例えば、±3Vでの書き込み及び消去、1Vでの非破壊読み出しが可能である。したがって、従来技術のフラッシュメモリに比べて著しい低電圧動作が可能で、低消費電力化が可能となり、素子の信頼性が向上する。

【0043】1実施の形態では、SOI基板上に形成されたことを特徴としている。

【0044】上記実施の形態によれば、ソース領域及び 40 ドレイン領域と、ボディとの接合容量を非常に小さくすることができる。さらにまた、SOI基板を用いると、ソース領域及びドレイン領域の深さを浅くするのが容易であり、短チャネル効果を抑制し、メモリ素子を更に微細化することができる。

【0045】また、第8の発明である半導体集積回路は、上記第7の発明のメモリ素子を集積したことを特徴としている。

【0046】上記発明によれば、低電源電圧で動作可能 で、低消費電力であるメモリ集積回路が提供される。

【0047】また、第9の発明である半導体記憶装置 は、半導体基板の表面に、一方向に蛇行して延びる複数 の素子分離領域が上記一方向に垂直な方向に関して並ん で形成されて、隣り合う素子分離領域の間にそれぞれ上 記一方向に蛇行して延びる活性領域が定められ、上記各 活性領域内の蛇行の各折り返し箇所に、それぞれソース 領域またはドレイン領域として働く不純物拡散領域が形 成されて、同一の活性領域内で隣り合う上記不純物拡散 領域の間にそれぞれチャネル領域が定められ、上記半導 体基板上に、上記一方向に垂直な方向にストレートに延 びる複数のワード線が、それぞれ第6の発明のメモリ膜 を介して各活性領域内のチャネル領域上を通るように設 けられ、上記半導体基板上に、上記一方向にストレート に延びる第1のビット線が、同一の活性領域内の蛇行の 片側の折り返し箇所に設けられた上記不純物拡散領域上 を通るように設けられるとともに、上記一方向にストレ ートに延びる第2のビット線が、同一の活性領域内で蛇 行の他方の側の折り返し箇所に設けられた上記不純物拡 散領域上を通るように設けられ、上記第1のビット線、 第2のビット線がそれぞれ直下に存する上記不純物拡散 領域とコンタクト孔を介して接続され、上記半導体基板 は表面側にウェル領域を有し、このウェル領域が上記素 子分離領域によって区分されていることを特徴としてい る。

【0048】上記構成によれば、各メモリセルのメモリ 膜として第6の発明のメモリ膜を使っているので、低電 圧駆動が可能である。また、1つのセルの面積が4F² (Fは最小加工ピッチ)であり、従来のAND型メモリ セルアレイよりも小さい。したがって、低消費電力化、 高信頼性化、高集積化が可能となる。

【0049】また、第10の発明である半導体記憶装置 は、半導体基板の表面に、一方向に蛇行して延びる複数 の素子分離領域が上記一方向に垂直な方向に関して並ん で形成されて、隣り合う素子分離領域の間にそれぞれ上 記一方向に蛇行して延びる活性領域が定められ、上記各 活性領域内の蛇行の各折り返し箇所に、それぞれソース 領域またはドレイン領域として働く不純物拡散領域が形 成されて、同一の活性領域内で隣り合う上記不純物拡散 領域の間にそれぞれチャネル領域が定められ、上記半導 体基板上に、上記一方向に垂直な方向にストレートに延 びる複数のワード線が、それぞれ第6の発明のメモリ膜 を介して各活性領域内のチャネル領域上を通るように設 けられ、上記半導体基板上に、上記一方向にストレート に延びる第1のビット線が、同一の活性領域内の蛇行の 片側の折り返し箇所に設けられた上記不純物拡散領域上 を通るように設けられるとともに、上記一方向にストレ ートに延びる第2のビット線が、同一の活性領域内で蛇 行の他方の側の折り返し箇所に設けられた上記不純物拡 散領域上を通るように設けられ、上記第1のビット線、

50 第2のビット線がそれぞれ直下に存する上記不純物拡散

領域とコンタクト孔を介して接続され、上記半導体基板 として、絶縁体上にシリコンからなるボディを有するS O I 基板を備え、このSO I 基板のボディが上記活性領 域を構成することを特徴としている。

【0050】上記第10の発明の半導体記憶装置によれ ば、上記第9の発明の半導体記憶装置と同様な作用・効 果を奏する.

【0051】更にまた、厚い埋め込み酸化膜の存在のた めに、ボディと基板との間の静電容量を非常に小さくす ることができる。また、SOI基板を用いると、ソース 10 領域及びドレイン領域とボディとの接合容量を非常に小 さくすることができる。そのため、容量を充電するため の消費電流を小さくすることができる。さらにまた、S O I 基板を用いると、ソース領域及びドレイン領域の深 さを浅くするのが容易であり、短チャネル効果を抑制 し、素子を更に微細化することができる。したがって、 低消費電力化及び微細化が可能となる。

【0052】1実施の形態では、上記ワード線のうち上 記チャネル領域上に存する部分がゲート電極を構成する ことを特徴としている。

【0053】上記実施の形態によれば、ワード線の一部 をゲート電極としており、ゲート電極とワード線を接続 するためにコンタクトや上部配線を用いる必要がない。 そのため、メモリセルの構造が単純化され、製造工程を 減らすことができる。したがって、製造コストを下げる ことができる。

【0054】1実施の形態では、書き込み時及び消去時 において、選択されたメモリセルにおいて、上記ワード 線と上記第3のビット線との間の電位差の絶対値VがV =V_{D D} であるとき、選択ワード線もしくは選択ビット 30 線のどちらか一方にのみ接続されているメモリセルにお いて、Vpp/3≦V<Vpp/2となることを特徴と

【0055】上記実施の形態によれば、選択されたメモ リセルのメモリ膜にかかる電圧と、非選択のメモリセル のメモリ膜にかかる電圧の最大値との比が大きく、ラン ダムアクセスが可能で、動作マージンの大きなメモリを 実現することが可能となる。

【0056】また、第11の発明である半導体集積回路 は、第9または第10の発明の半導体記憶装置と、ロジ 40 ック回路とを混載したことを特徴としている。

【0057】上記第11の発明の半導体集積回路によれ ば、第9または第10の発明の半導体記憶装置のセル面 積は4F2と、通常の1トランジスタ型不揮発性メモリ のメモリセル面積より小さいので、メモリが占める面積 を小さくできる。その分、論理回路や他のメモリの面積 を大きくとることができ、機能の向上を図ることができ る。もしくは、メモリの記憶容量を大きくとることがで きる。その場合、例えば、大規模なプログラムを一時的 14

し、電源を再投入した後もプログラムを実行するといっ たことが可能になり、かつ、そのプログラムを他のプロ グラムと入れかえることもできる。したがって、集積回 路の集積度を向上し、機能の向上を図ることができる。 【0058】また、第12の発明である携帯電子機器 は、第8または第11の発明の半導体集積回路を具備し たことを特徴としている。

【0059】上記第12の発明によれば、LSI部を高 機能化、低消費電力化することができるので、高機能で 電池寿命の長い携帯電子機器が提供される。

[0060]

【発明の実施の形態】以下のメモリ膜に関する実施の形 態では、半導体基板としてシリコン基板を用いた場合を 示しているが、半導体であれば特にこれに限定されな い。なお、以下の実施の形態では、Nチャネル型素子を メモリとした場合について述べているが、Pチャネル型 素子をメモリとして用いてもよい。この場合は、不純物 の導電型を全て逆にすれば良い。

【0061】 (実施の形態1) 本発明の実施の形態1 を、図1~図6を用いて説明する。本実施の形態は、電 20 荷の保持が可能なメモリ膜及びその製造方法に関する。 【0062】低電圧で電荷の注入及び放出が可能なメモ リ膜を実現するべく、図1及び図2に示す手順でメモリ 膜を形成した。

【0063】まず、シリコン基板111上に、900℃ のN2 O雰囲気中で、厚さ2nmのシリコン酸化膜11 2を形成した。なお、このシリコン酸化膜112の形成 には化学的気相成長法 (CVD法) を用いることもでき る。なお、ゲート酸化膜として電界効果トランジスタを 形成する場合は界面準位の少ない熱酸化法によるのが好 ましい。

【0064】次に、620℃のSiH4雰囲気中で減圧 化学的気相成長法 (LPCVD法) によりポリシリコン を成長させたところ、ポリシリコンは層状に成長し、厚 さ5 nmのポリシリコン膜113が形成した(図1 (a)).

【0065】次に、900℃のN2 O雰囲気中で、ポリ シリコン膜113を酸化して、厚さ2nmのシリコン酸 化膜112Bを形成した。次いで、620℃のSiH4 雰囲気中でLPCVD法によりシリコンを成長させたと ころ、シリコンは層状には成長せず、シリコン微粒子が 散点状に形成されることを発見した。すなわち、シリコ ン単結晶基板を熱酸化して形成した酸化膜上ではポリシ リコン膜が層状に成長するが、同じシリコン成長条件を 用いても、ポリシリコン膜を熱酸化して形成した酸化膜 上ではシリコン傲粒子が散点状に形成された。かくし て、シリコン酸化膜112Bの表面に第1のシリコン微 粒子114が形成された (図1 (b))。 なお、 シリコ ン酸化膜112Bの表面に沿った平面内では、第1のシ に読みこみ、電源を切断した後もそのプログラムを保持 50 リコン傲粒子114の形成位置は実質的にランダムであ

った。

【0066】次に、900℃のN2 O雰囲気中で酸化し たところ、第1のシリコン微粒子114の表面は酸化さ れたが、内部には結晶のシリコンが残っていた(図1 (c))。その残った第1のシリコン微粒子114の直 径は、約5 nmであった。

【0067】次に、620℃のSiH4雰囲気中でLP CVD法によりシリコンを成長させたところ、シリコン 徴粒子が散点状に形成され、第2のシリコン微粒子11 5が形成された(図3(d))。この第2のシリコン微 10 粒子115は、第1のシリコン微粒子114の斜め上方 にシリコン酸化膜を介して隣接して形成されるものが多 かった。ただし、平面方向には、第2のシリコン微粒子 115の形成位置は、第1のシリコン微粒子114の形 成位置と同様に、実質的にランダムであった。

【0068】次に、900℃のN2 O雰囲気中で酸化し たところ、第2のシリコン微粒子115の表面は酸化さ れたが、内部には結晶のシリコンが残っていた(図2 (e))。その残った第2のシリコン微粒子115の直 径は、約5 nmであった。

【0069】次に、LPCVD法により電極となるポリ シリコン膜を形成した(図2(f))。これにより、電 極となるシリコン基板111と電極ポリシリコン膜11 6とに挟まれたメモリ膜130が完成した。第1のシリ コン微粒子114と第2のシリコン微粒子115を合わ せたシリコン微粒子の数密度は、3×10¹ cm⁻² 程度であった。

【0070】上記の製造手順によれば、メモリ膜130 の形成にあたって、4回の熱酸化工程と3回のLPCV D工程を繰り返しただけであり、シリコン微粒子の形成 30 位置の制御は全くしていない。しかしながら、ポリシリ コン膜113と第1のシリコン微粒子114とを隔てる 酸化膜厚S1 はほぼ一定である。同様に、第1のシリコ ・ン微粒子114と第2のシリコン微粒子115とを隔て る酸化膜厚 (第1のシリコン微粒子と第2のシリコン微 粒子との最近接距離) S2 は場所によらずほぼ一定であ り、第2のシリコン微粒子115と電極ポリシリコン膜 116とを隔てる酸化膜厚S3もほぼ一定である。した がって、簡単な工程で電気特性が安定したメモリ膜13 0を形成することが可能である。このように酸化膜厚を 40 一定にするためには、上記製造手順に示したように、酸 化膜厚を制御しやすい熱酸化を用いるのが最も適してい る。なお、ポリシリコン膜113の酸化、第1のシリコ ン微粒子114の酸化、第2のシリコン微粒子115の 酸化を、それぞれCVD法による酸化膜の堆積で置き換 えることもできる。

【0071】次に、上記の手順で作製したメモリ膜13 0の特性を示す。図3及び図4は、メモリ膜130の容 量と電圧の関係を示すグラフである。図3は、Vgを+ 3Vから-3Vに走査し、その後再び+3Vに走査した 50 る第2のシリコン微粒子115である。

ときの特性である。図4は、Vgを+1Vから-1Vに 走査し、その後再び+1Vに走査したときの特性であ る。図3及び図4中、Vgはシリコン基板111に対し て電極ポリシリコン膜116に印加した電圧を、Cは単 位面積あたりの静電容量を示す。図3からVgが-3V になるとメモリ膜に書き込みが行われ、グラフが右にシ フトし、ヒステリシス特性が現れることが分かった。な お、図示しないが、Vgが+3Vになるとグラフが元に 戻ることから、消去が行われることが分かった。一方、 図4からVgが±1Vの範囲内ではヒステリシス特性が 現れず、書き込みも消去も行われないことが分かった。

16

上記メモリ膜130を作製する手順を用いた場合、上記 特性が再現性よく現れた。

【0072】なお、書き込み・消去が行われ始める電圧 はポリシリコン膜113の酸化量により変化した。上記 の例ではポリシリコン膜113の酸化量は2 nmであっ たが、この酸化量を1.5nmにしたときは、Vgを一 1. 5Vにすると書き込みが行われ、Vgを1. 5Vに すると消去が行われた。このとき、Vg=±0.5Vで 20 は書き込みも消去も行われなかった。

【0073】図5及び図6は、本実施の形態であるメモ リ膜113の詳細な断面図である。 図5は、第1のシリ コン微粒子114及び第2のシリコン微粒子115を熱 酸化してメモリ膜130を作製した場合の断面図であ る。 図6は、第1のシリコン微粒子114及び第2のシ リコン微粒子115を熱酸化するのに代えて、CVD法 により酸化膜を堆積してメモリ膜130′を作製した場 合の断面図である。図5(b)及び図6(b)は、それ ぞれ図5 (a) 及び図6 (a) の拡大図である。 図5

(b)と図6(b)とを比較すれば分かるように、電極 ポリシリコン膜116と酸化膜112Bとの界面は、第 1のシリコン微粒子114及び第2のシリコン微粒子1 15を熱酸化した場合の方が、第1のシリコン微粒子1 14及び第2のシリコン微粒子115にCVD法により 酸化膜を堆積した場合よりも、凹凸が著しい。

【0074】なお、基板としてシリコン基板を用いてい るが、半導体であればこの限りではない。また、電極ボ リシリコン膜116の材質はこれに限らず、ゲルマニウ ム、ガリウム砒素などの半導体や、アルミニウム、銅、 銀、金などの金属でもよく、導電性を有すれば良い。

【0075】シリコン基板111上には、シリコン酸化 膜112を介してポリシリコン膜113が形成されてい る。 ポリシリコン膜113と電極ポリシリコン膜116 との間には、シリコン酸化膜112Bがあり、このシリ コン酸化膜112B中には、シリコン微粒子が形成され ている。このポリシリコン微粒子は、その位置によって 二種類に分けることができる。一方は、ポリシリコン膜 113の近くにある第1のシリコン微粒子114であ る。他方は、シリコン微粒子114の斜め上方に位置す

【0076】なお、ポリシリコン膜113、第1のシリ コン微粒子114及び第2のシリコン微粒子115の材 質はこれに限らず、ゲルマニウム、ガリウム砒素などの 半導体や、アルミニウム、銅、銀、金などの金属でもよ く、導電性の物質であれば良い。また、シリコン酸化膜 112,112Bの材質はこれに限らず、シリコン窒化 膜、シリコン酸化膜とシリコン窒化膜の積層膜、金属酸 化膜など、電気絶縁性の物質であれば良い。シリコン基 板111とポリシリコン膜113とに挟まれたシリコン 酸化膜112の厚さは、例えば1nm~6nmとするこ 10 とが好ましく、ポリシリコン膜113の厚さは、例えば 5 nm~10 nmとすることが好ましく、第1のシ リコン微粒子114及び第2のシリコン微粒子115の 直径は、例えば2nm~10nmとすることが好ましい が、ぞれぞれこの限りではない。ただし、シリコン基板 111とポリシリコン膜113とに挟まれたシリコン酸 化膜112の厚さは、あまり薄いと電荷がトンネル現象 でシリコン酸化膜を透過する確率が増して記憶保持時間 が減少し、あまり厚いと短チャネル効果が増して素子の 微細化が困難となるので、2 nm~5 nmとするのがよ 20 り望ましい。更にまた、第1のシリコン微粒子114及 び第2のシリコン微粒子115の直径は、あまり小さい と量子サイズ効果が大きくなって、電荷の移動に大きな 電圧が必要となり、あまり大きいと短チャネル効果が増 して素子の微細化が困難となるので、3 nm~7 nmと するのがより望ましい。

【0077】シリコン微粒子を含むシリコン酸化膜の厚 さ(すなわち、電極ポリシリコン膜116とシリコン微 粒子を含むシリコン酸化膜112Bとの界面と、ポリシ リコン膜113とシリコン微粒子を含むシリコン酸化膜 30 112Bとの界面との間の距離) Wは、次式を満たすの が望ましい。

 $W \le 2H + S_1$... (1)

【0078】ここで、Hはシリコン微粒子の平均直径ま たは平均高さ、S1は第1のシリコン微粒子114とボ リシリコン膜113とを隔てるシリコン酸化膜厚であ る。例として、Hが5nm、S₁が2nmのとき、

(1)式によるとWは12nm以下となる。(1)式 は、第2のシリコン微粒子115の多くが第1のシリコ ン微粒子114の斜め上方に位置するときに満たされ る。(1)式を満たすことにより、メモリ膜130、1 30′の実効的な厚さを薄くすることができ、メモリ膜 130の静電容量を増加することが可能になる。

【0079】ここで、シリコン微粒子の平均直径または 平均高さHを評価するには、シリコン微粒子が10個程 度以上写っている断面TEM (透過電子顕微鏡) 写真を 用い、この断面TEM写真に写っているシリコン微粒子 の直径または高さを平均すればよい。また、シリコン微 粒子を含むシリコン酸化膜112Bの厚さWを評価する には、電極ポリシリコン膜116と酸化膜112Bとの 50 化膜/ポリシリコン膜/酸化膜/シリコン基板となって

界面の凹凸が激しいときには、その平均値WAVを用い る。WA v を求めるには、シリコン微粒子が10個程度 以上写っている断面TEM写真を用い、この断面TEM 写真内での平均膜厚を採用すればよい。上記実施の形態 で形成したメモリ膜130,130′の断面TEM写真 を用いて上記解析を行ったところ、シリコン微粒子の高 さの平均Hは5nm、第1のシリコン微粒子114とポ リシリコン膜113とを隔てるシリコン酸化膜厚S1は 2nmであり、シリコン微粒子を含むシリコン酸化膜1 12Bの厚さWA v は8 n mであり、(1) 式を満たし ていた。

【0080】本実施の形態のメモリ膜の製造方法によれ ば、シリコン徴粒子の形成位置の制御は全く必要とせ ず、熱酸化工程とLPCVD工程の繰り返しで形成する ことができる。 しかしながら、 各ノード (ポリシリコン 膜113、第1のシリコン微粒子114、第2のシリコ ン微粒子115及び電極ポリシリコン膜116)を隔て る酸化膜厚S1, S2, S3を、それぞれ精密に制御す ることが可能である。したがって、簡単な工程で電気特 性が安定したメモリ膜を形成することが可能である。

【0081】更にまた、メモリ特性の測定によれば、例 えば、±3Vでの書き込み及び消去、1Vでの非破壊読 み出しが可能であることが示され、従来技術のフラッシ ュメモリのメモリ膜に比べて著しく低電圧動作が可能で あることが分かった。また、低電圧動作が可能なため、 従来技術のフラッシュメモリで問題となっていた、高エ ネルギーの電荷によるメモリ膜の劣化を抑制し、信頼性 を向上することができる。

【0082】本実施の形態で作製されたメモリ膜13 0,130′は、シリコン微粒子114,115が斜め に並んでいるので、メモリ膜130,130′の厚さを 薄くして、静電容量を大きくすることができる。したが って、例えば、このメモリ膜130,130′を電界効 果トランジスタのゲート絶縁膜中に導入した場合、実効 的なゲート絶縁膜厚を薄くすることができ、短チャネル 効果を抑制し、メモリ素子の微細化が可能となる。

【0083】 (実施の形態2) 本発明の実施の形態2 を、図7~図9を用いて説明する。本実施の形態は、上 記実施の形態1において、LPCVD法によるシリコン 成長の回数 (実施の形態1では3回)を変えたときのメ モリ膜特性に関するものである。なお、シリコン基板の 酸化、ポリシリコン膜の酸化及びシリコン微粒子の酸化 はいずれも熱酸化としたものである。

【0084】図7は、LPCVD法によるシリコン成長 を1回行ったときのメモリ膜の容量と電圧の関係を示す グラフである。シリコン基板に対する電極ポリシリコン 膜の電位Vgを、+3Vから-3Vに走査し、その後再 び+3Vに走査した。メモリ効果は全く現れていない。 このとき、メモリ膜の構造は、電極ポリシリコン膜/酸

いた。

【0085】図8は、LPCVD法によるシリコン成長を2回行ったときのメモリ膜の容量と電圧の関係を示すグラフである。ヒステリシスが現れ、メモリ効果が認められる。このとき、メモリ膜の構造は、図5において第2のシリコン微粒子115がなく、その分シリコン微粒子を含むシリコン酸化膜112の厚さが薄くなった構造であった。

【0086】図9は、LPCVD法によるシリコン成長を3回行ったときのメモリ膜の容量と電圧の関係を示す 10グラフである。図8に比べてメモリ効果は非常に顕著である。なお、図示しないが、LPCVD法によるシリコン成長を4回行ったときの特性も、3回行った場合に近かった。

【0087】以上のことから、LPCVD法によるシリコン成長は少なくとも2回行う必要があり、3回以上行うことがより好ましいことが分かった。なお、5回以上行うとメモリ膜の実効的な膜厚がさらに厚くなる(静電容量が減少する)。このメモリ膜を電界効果トランジスタのゲート絶縁膜中に導入した場合、メモリ膜の実効的20な膜厚が厚いと短チャネル効果の抑制が難しくなり、メモリ素子の微細化が難しくなるので、LPCVD法によるシリコン成長は3回~4回とするのが最も好ましい。なお、LPCVD法によるシリコン成長の初回では、ポリシリコン膜が形成されるので、シリコン微粒子を形成するためのLPCVD法によるシリコン成長は少なくとも1回以上行う必要があり、2回~3回とするのが最も好ましい。

【0088】(実施の形態3)本発明の実施の形態3 を、図10を用いて説明する。本実施の形態は、上記実 30 施の形態1のメモリ膜と同じ形態のものを形成する別の 方法に関する。

【0089】図10は、図5に示すメモリ膜130と同じ形態のものを形成するための別の製造手順を示す図である。まず、シリコン基板111上に、900℃のN2 O雰囲気中で、厚さ2nmのシリコン酸化膜112を形成した。なお、このシリコン酸化膜112の形成にはC VD法を用いることもできるが、ゲート酸化膜として電界効果トランジスタを形成する場合は界面準位の少ない熱酸化法によるのが好ましい。

【0090】次に、この上に、分子線エピタキシ法(MBE法)またはLPCVD法で厚さ6nmのアモルファスシリコン膜121を形成した(図10(a))。この後、表面を弗化水素酸で洗浄してから超高真空CVD装置に入れてSi2H6を供給する方法(第1の方法)と、アモルファスシリコン膜形成後、大気開放せずに、Si2H6を供給する方法(第2の方法)とがある。【0091】まず、第1の方法を説明する。アモルファスシリコン膜121の形成後、その状態の基板を、NH4OH、H2O2およびH2Oを1:6:20の割合50

で混合した洗浄液 (60℃) に浸して表面の汚染を除去 し、5%弗化水素酸水溶液に30秒間浸して自然酸化膜 を除去した。次に、その状態の基板を、遠心分離器また は乾燥窒素ガスにより乾燥させ、Si2H6 供給用の ノズルとグラファイトヒータによる基板加熱装置とを備 えた超高真空CVD装置の形成室内に入れた。形成室内 の真空度は10-9 Torrに保たれている。まず、あ る一定の温度、好ましくは加熱のみによる核形成が急速 に起こらないような、500℃ないし620℃という低 温で基板加熱を行い、そのあと核形成用のSi2 H6を 流量13cccmで照射すると、アモルファスシリコン 膜121の表面に結晶核122が発生した(図10 (b)). このとき、アモルファスシリコン膜121の 表面に沿った平面内では、結晶核122の形成位置は実 質的にランダムであった。結晶核の形成密度は、Si2 H6の照射時間にほぼ比例して増加した。また、このと き、結晶核の直径はSi2 H6の照射時間によらずほぼ 一定であった。一定時間Si2 H6 ガスに曝らしたの ち、高真空にして加熱を続行し結晶核122の成長を行 った。なお、この高真空中での加熱は結晶核のサイズを 調節するためのものであり、省略することもできる。ま た、Si2 H6 ガスの照射においては、SiH4 ガスを 用いてもよく、又はSi2H6ガスとSiH4ガスを混 合したものでもよい。この後、後述の熱酸化工程を行っ

【0092】次に、第2の方法を説明する。アモルファ スシリコン膜121の形成後、大気開放せずに基板温度 を500℃ないし620℃とし、そのあと核形成用のS i 2 H6 を流量13cccmで照射すると、第1の方法 の場合と同様に、アモルファスシリコン膜121の表面 に結晶核122が発生した(図10(b))。結晶核の 形成密度は、Si₂H₆の照射時間にほぼ比例して増加 した。また、このとき、結晶核の直径はSi2H6の照 射時間によらずほぼ一定であった。一定時間Si2H6 ガスに曝らしたのち、高真空にして加熱を続行し結晶核 122の成長を行った。なお、この高真空中での加熱は 結晶核のサイズを調節するためのものであり、省略する こともできる。また、Si2H6ガスの照射において は、SiH4ガスを用いてもよく、又はSi2H6ガス 40 とSiH4 ガスを混合したものでもよい。この後、後述 の熱酸化工程を行った。

【0093】上記第1の方法または第2の方法で述べた 工程を行った後、900℃のN2 O雰囲気中で、熱酸化 を行った。その結果、アモルファスシリコン膜121の 一部と、結晶核122の一部は酸化されてシリコン酸化 膜124となった。また、アモルファスシリコン膜12 1の一部は酸化されずポリシリコン膜123となった。 さらに、結晶核122の中心部は酸化されず、第1のシ リコン微粒子125となった。

50 【0094】この後の手順は、実施の形態1における第

2のシリコン微粒子形成工程以降の手順と同じである。 かくして、上記方法によっても図5に示すメモリ膜13 0と同じ形態のものを形成することができた。

【0095】本実施の形態となるメモリ膜の製造方法 は、シリコン微粒子の形成位置の制御は全く必要とせ ず、熱酸化工程とLPCVD工程またはMBE工程の繰 り返しで形成することができる。しかしながら、各ノー ド(ポリシリコン膜123、第1のシリコン微粒子12 5、第2のシリコン微粒子及び電極ポリシリコン膜)を である。したがって、簡単な工程で電気特性が安定した メモリ膜を形成することが可能である。

【0096】また、本実施の形態となるメモリ膜の製造 方法によると、Si2H6 の供給時間を変化させるだ けでシリコン微粒子の形成密度を制御することができ る。したがって、メモリ膜の特性を制御するのが容易と なる.

【0097】(実施の形態4)本発明の実施の形態4 を、図11及び図12を用いて説明する。本実施の形態 のメモリ素子は、実施の形態1のメモリ膜130または 20 130′を電界効果トランジスタのゲート絶縁膜に組み 込んで構成したものである。

【0098】図11は、本実施の形態であるメモリ素子 の断面図である。シリコン基板111上に、図6に示す メモリ膜130′を介して電極ポリシリコン116 (ゲ ート電極)が形成されている。また、ソース領域117 とドレイン領域118が形成されている。

【0099】なお、本実施の形態では、シリコン基板1 11はP型の導電型を持ち、ゲート電極、ソース領域及 びドレイン領域はN型の導電型を持っており、Nチャネ 30 ル型の電界効果トランジスタとなっている。しかし、こ れに限らず、Pチャネル型の電界効果トランジスタ(N 型のシリコン基板と、P型のソース領域及びドレイン領 域を持つ) であっても良いし、ゲート電極はポリシリコ ンに限らず、金属であっても良い。また、図11に示す メモリ素子は、図6に示すメモリ膜130′を用いてい るが、図5に示すメモリ膜130を用いても良い。

【0100】本実施の形態のメモリ素子は、実施の形態 1のメモリ膜130または130′を用いているので、 実効的なゲート絶縁膜厚を薄くすることができる。した 40 がって、短チャネル効果を抑制し、素子の微細化が可能 である。

【0101】更に、本実施の形態のメモリ素子は、実施 の形態1のメモリ膜130または130′を用いている ので、低電圧での書き込み及び消去及び非破壊読み出し が可能である。具体的には、例えば、ポリシリコン膜1 13の酸化量が2nmのときは±3Vでの書き込み・消 去が、1Vでの非破壊読み出しが可能である。また、ボ リシリコン膜113の酸化量が1.5nmのときは土

み出しが可能である。したがって、低電圧動作が可能 で、低消費電力化が可能となり、素子の信頼性が向上す る。

【0102】本実施の形態のメモリ素子を製造する手順 は、電界効果トランジスタを作製する公知の手順とほぼ 同じである。公知の手順と異なるのは、メモリ膜の形成 においてのみであり、メモリ膜を形成する手順は実施の 形態1~3のいずれかに記載した通りである。

【0103】実施の形態1又は2の製造手順によれば、 隔てる酸化膜厚を、それぞれ精密に制御することが可能 10 メモリ膜部分の形成にあたって、4回の熱酸化工程と3 回のLPCVD工程を繰り返しただけであり、シリコン 微粒子の形成位置の制御は全く必要としない。 しかしな がら、ポリシリコン膜113と第1のシリコン微粒子1 14とを隔てる酸化膜厚S1、第1のシリコン微粒子1 14と第2のシリコン微粒子115とを隔てる酸化膜厚 S2、第2のシリコン微粒子115と電極ポリシリコン 膜116とを隔てる酸化膜厚S3 を、それぞれ精密に制 御することが可能である。したがって、簡単な工程で電 気特性が安定したメモリ素子を形成することが可能であ

> 【0104】実施の形態3の製造手順によれば、シリコ ン微粒子の形成位置の制御は全く必要とせず、熱酸化工 程とLPCVD工程またはMBE工程の繰り返しで形成 することができる。しかしながら、各ノード(ポリシリ コン膜123、第1のシリコン微粒子125、第2のシ リコン微粒子及び電極ポリシリコン膜)を隔てる酸化膜 厚を、それぞれ精密に制御することが可能である。した がって、簡単な工程で電気特性が安定したメモリ膜を形 成することが可能である。

【0105】また、実施の形態3の製造手順によれば、 Si₂H₆ の供給時間を変化させるだけでシリコン微 粒子の形成密度を制御することができる。したがって、 メモリ膜の特性を制御するのが容易となる。

【0106】次に、上記の手順で作製したメモリ素子の 特性を示す。図12は、メモリ素子のドレイン電流(I d) とゲート電圧 (Vg) との関係を示すグラフであ る。ゲート電極に-3Vを印加した後は、 関値が高くな っており(書き込み)、メモリ効果を示すことが分か る。一方、ゲート電極に+3Vを印加すると、閾値は低 くなり、消去が行われることが分かった。

【0107】本実施の形態のメモリ素子は、実施の形態 1のメモリ膜130または130′を用いているので、 実効的なゲート絶縁膜厚を薄くすることができる。した がって、短チャネル効果を抑制し、素子の微細化が可能 である。

【0108】更に、本実施の形態のメモリ素子は、実施 の形態1のメモリ膜130または130′を用いている ので、±3Vでの書き込み及び消去、1Vでの非破壊読 み出しが可能である。したがって、従来技術のフラッシ 1.5Vでの書き込み・消去が、O.5Vでの非破壊読 50 ュメモリに比べて著しい低電圧動作が可能で、低消費電

力化が可能となり、素子の信頼性が向上する。

【0109】また、本実施の形態のメモリ素子は、メモ リ膜の形成に実施の形態1または2に示した手順を用い ればよいので、シリコン微粒子の形成位置の制御は全く 必要とせず、熱酸化工程とLPCVD工程(またはMB E工程)の繰り返しで形成することができる。しかしな がら、各ノード (ポリシリコン膜、第1のシリコン微粒 子、第2のシリコン微粒子及び電極ポリシリコン膜)を 隔てる酸化膜厚を、それぞれ精密に制御することが可能 である。したがって、簡単な工程で電気特性が安定した 10 が互いに電気的に分離されるように設定される。 メモリ素子を形成することが可能である。

【0110】(実施の形態5)本発明の実施の形態5 を、図13を用いて説明する。本実施の形態のメモリ素 子は、実施の形態4のメモリ素子を、SOI (Silicon on Insulator) 基板150上に形成したものである。図 13は、本実施の形態の半導体装置におけるメモリ素子 の断面図である。119はボディ、120は埋め込み酸 化膜である。また、図13に示すメモリ素子は、図6に 示すメモリ膜130′を用いているが、 図5に示すメモ 乏型の場合を示しているが、部分空乏型にしてもよい。 【0111】本実施の形態のメモリ素子を製造する手順 は、SOI基板上に電界効果トランジスタを作製する公 知の手順とほぼ同じである。公知の手順と異なるのは、 メモリ膜の形成においてのみであり、メモリ膜を形成す る手順は実施の形態1~3のいずれかに記載した通りで ある。

【0112】本実施の形態の半導体装置においては、実 施の形態4のメモリ素子で得られる効果に加えて以下の 効果が得られる。本実施の形態のメモリ素子において は、ソース領域117及びドレイン領域118と、ボデ ィ119との接合容量を非常に小さくすることができ る。さらにまた、SOI基板を用いると、ソース領域1 17及びドレイン領域118の深さを浅くするのが容易 であり、短チャネル効果を抑制し、素子を更に微細化す ることができる。

【0113】(実施の形態6)本発明の実施の形態6に ついて、図14~図18に基づいて説明すれば以下の通 りである。

【0114】図14~図17は、本発明の実施の形態6 となるメモリセルアレイの概略図である。図14は、平 面の概略図である。図15は図14の切断面線A-A' から見た断面図であり、図16は図14の切断面線B-B'から見た断面図であり、図17は図14の切断面線 C-C'から見た断面図である。図18は、上記メモリ セルアレイの回路図である。

【0115】まず、本実施の形態の半導体装置の構成を 図14~図17に基づいて説明する。図15~図17か ら分かるように、シリコン基板17内にはN型の深いウ ェル領域25とP型の浅いウェル領域26が形成されて 50

いる。さらに、複数の素子分離領域16が、図14にお ける横方向に蛇行して延びるように形成されている(図 14中で、それぞれ蛇行した帯状の領域に斜線を施して いる。)。素子分離領域16の縦方向のピッチは2F (Fは最小加工ピッチ)に設定されている。これによ り、ウェル領域26の上部で隣り合う素子分離領域16 の間に、それぞれ横方向に蛇行して延びるシリコン活性 領域が残されている。素子分離領域16の深さは、素子 分離領域16をはさむ両側のP型の浅いウェル領域26

24

【0116】図14~図17を総合すれば分かるよう に、上記各シリコン活性領域内の蛇行の各折り返し箇所 に、それぞれ不純物拡散領域としてのN+拡散層19が 形成されている。 各N+ 拡散層19は、このメモリの使 用時にビット線による選択に応じてソース領域またはド レイン領域として働く。その時、同一の活性領域内で隣 り合うN+ 拡散層19の間の領域がそれぞれチャネル領

【0117】ポリシリコンからなる複数のワード線11 リ膜130を用いても良い。なお、図13では、完全空 20 が、素子分離領域16が延びる方向とは垂直方向(図1 4における縦方向) にストレートに延びるように形成さ れている。ワード線11の横方向のピッチは2下に設定 されている。ワード線11で覆われているシリコン活性 領域 (ウェル領域26の上部) は、チャネル領域となっ ている。チャネル領域とワード線11とは、実施の形態 1の図5もしくは図6で示したメモリ膜と同じ構成のメ モリ膜21により隔てられている。このチャネル領域上 でワード線11がコントロールゲートの役割をはたして いる。

> 【0118】第1層メタルからなる複数の第1ビット線 12が、ワード線11とは垂直方向(図14における横 方向) にストレートに延びるように形成されている。第 1ビット線12の縦方向のビッチは2Fに設定され、同 一のシリコン活性領域内で蛇行の片側(図14では山 側) の折り返し箇所に設けられたN+拡散層19上を通 るように設けられている。この第1ビット線12とその 直下に存するN+ 拡散層19とは、横方向に関してピッ チ4Fで、第1ビット線コンタクト14により接続され ている。 また、 第2層メタルからなる複数の第2ビット 線13が、第1ビット線12と同じ方向で第1ビット線 の隙間となる位置に、第1ビット線と平行にストレート に延びるように形成されている。第2ビット線13の縦 方向のピッチは2Fに設定されて、同一のシリコン活性 領域内で蛇行の他方の側(図14では谷側)の折り返し 箇所に設けられたN+ 拡散層19上を通るように設けら れている。この第2ビット線13とその直下に存するN + 拡散層19とは、横方向に関してピッチ4Fで、第2 ビット線コンタクト15により接続されている。第1お よび第2のビット線12,13は、互いに層間絶縁膜2 0で分離され、上述のようにそれぞれ必要なところでコ

ンタクト14, 15を介してN+拡散層19と接続され ている。また、シリコン基板に対してP型の浅いウェル 領域26は、素子分離領域16によって、第1ビット線 及び第2ビット線と同じ方向に走る細長い列状に分断さ れており、第3ビット線を構成している。

【0119】上記構成によれば、1つのメモリセルは図 14中に二点鎖線で示す平行四辺形22で表され、その 面積は4 F2 である。

【0120】なお、メモリ膜21は、図5もしくは図6 におけるシリコン酸化膜112、シリコン酸化膜112 10 B、ポリシリコン膜113、第1のシリコン微粒子11 4及び第2のシリコン微粒子115からなる膜である。 【0121】次に、本実施の形態であるメモリセルアレ イの回路構成を、図18に基づいて説明する。 このメモ リセルアレイは、いわゆるAND型で配列されている。 すなわち、一本の第1ビット線と一本の第2ビット線と が一対をなしており、これらのビット線の間にn個のメ モリセルが並列に接続されている。 図18では、例えば 1番目のビット線対の第1ビット線をBa1、1番目の ビット線対の第2ビット線をBb1と表記している。ま 20 た、例えば1番目のビット線対に接続されているn番目 のメモリセルをM1nと表記している。各ビット線には 選択トランジスタが設けられている。図18では、例え ば1番目のビット線対の第1ビット線選択トランジスタ をSTBa1と表記している。 本実施の形態であるメモ リセルアレイの特徴は、P型の浅いウェル領域が第3ビ ット線を形成している点である。この第3ビット線は、 第1ビット線及び第2ビット線からなる1対のビット線 に並列に接続されたメモリセルの浅いウェル領域を接続 続されている。図18では、例えば、1番目の第3ビッ ト線はBw1、それに対応する選択トランジスタはST Bw1と表記されている。また、n本のワード線が、各 ビット線と垂直方向に走り、メモリセルのゲート間を接 続している。 図18では、各ワード線をW1~Wnで表

【0122】次に、本実施の形態のメモリセルアレイを 作製する手順を説明する。

【0123】まず、図15~図17中に示すシリコン基 板17内に電気絶縁性の素子分離領域16を形成し、続 40 いてN型の深いウェル領域25とP型の浅いウェル領域 26を形成する。N型の深いウェル領域とP型の浅いウ ェル領域との接合の深さは、不純物の注入条件(注入エ ネルギーと注入量) とその後の熱工程 (アニール工程や 熱酸化工程など)によって決まる。 これら不純物注入条 件や熱工程条件と、素子分離領域の深さは、素子分離領 域16がP型の浅いウェル領域26を電気的に分離する ように設定される。

【0124】その後、実施の形態1~3のいずれかで示 した手順でメモリ膜21を形成し、フォトリソグラフィ 50

とエッチングによりパターン加工する。このパターン加 工後、メモリ膜中のポリシリコン膜が露出し、後に形成 するワード線と短絡する恐れがあるので、熱酸化を行う のが好ましい。その後、ポリシリコン膜を、化学的気相 成長法 (CVD法) で形成し、このポリシリコン膜とメ モリ膜21とをフォトリソグラフィとエッチングにより パターン加工し、ワード線11を形成する。ここで、N 型の不純物を、ワード線11をマスクとして低エネルギ で注入すると、自己整合的にN+ 拡散層19が形成され る。この後、層間絶縁膜の堆積、コンタクト工程、メタ ル工程を繰り返し行い、第1ビット線12及び第2ビッ ト線13を形成する。

26

【0125】本実施の形態のメモリセルアレイは、実施 の形態1~3のいずれかで示したメモリ膜を用いてい る。したがって、素子の微細化が可能であるため高集積 化が実現される。更には低電圧駆動が可能であるから、 低消費電力化が可能となり、メモリセルアレイの信頼性 が向上する。

【0126】更にまた、本実施の形態のメモリセルアレ イは、1つのセルの面積が4F2であり、従来のAND 型メモリセルアレイ (セルの面積が8 F2 程度) よりも 小さい。したがって、高集積化が可能となり、製品の歩 留りが向上し、製造コストを削減することができる。 【0127】また、本実施の形態の半導体装置であるメ モリと、論理回路、その他のメモリ (DRAM、SRA M等)とを混載した場合、集積回路の集積度を向上し、 機能の向上を図ることができる。

【0128】 (実施の形態7) 本実施の形態は、実施の 形態6のメモリセルアレイにおいて、選択されたメモリ している。この第3ビット線には選択トランジスタが接 30 セルのメモリ膜にかかる電圧と、非選択のメモリセルの メモリ膜にかかる電圧の比をできる限り大きくした、ラ ンダムアクセスが可能なメモリセルアレイに関する。 【0129】一般に、メモリセルの書き込み時または消 去時には、選択されたメモリセルのメモリ膜に最大の電 圧がかかる。そして、非選択のメモリセルのメモリ膜に もある程度の電圧がかかってしまう。したがって、誤動 作を防ぐためには、選択されたメモリセルのメモリ膜に かかる電圧と、非選択のメモリセルのメモリ膜にかかる 電圧の最大値との比をできるだけ大きくするのが好まし 41.

> 【0130】一般的に行われている方法では、例えば消 去時には、選択ワード線の電位をVppに、選択ビット 線の電位を接地電位に、その他のワード線及びビット線 の電位をVDD/2にする。このとき、選択されたメモ リセルのメモリ膜には電圧Vppが、非選択のメモリセ ルのメモリ膜には電圧OまたはVpp/2がかかる。こ のとき、選択されたメモリセルのメモリ膜にかかる電圧 と、非選択のメモリセルのメモリ膜にかかる電圧の最大 値との比は1/2である。

【0131】本実施の形態のメモリセルアレイにおけ

る、書き込み時及び消去時の各ワード線及びビット線へ の印加電圧を表1に示す。なお、各ビット線(第1~第 3ビット線)には、同電位を与える。書き込み時には、 選択ワード線に電位0、非選択ワード線に(1-A)× Vpp、選択ビット線にVpp、非選択ビット線にA× VDD を印加する。また、消去時には、選択ワード線に 電位VDD、非選択ワード線にA×VDD、選択ビット 線にO、非選択ビット線に(1-A)×VDDを印加す 'る. ここで、1/3≦A<1/2である(A=1/2の ときは、上記一般的に行われている例となる)。選択さ れたメモリセルのメモリ膜にかかる電圧と、非選択のメ モリセルのメモリ膜にかかる電圧の最大値との比は、A =1/3のとき(絶対値で)最大値3をとる。したがっ T、A=1/3とするのがもっとも好ましい。

【表1】 書き込み時

ピット線 (選択) (非選択) Vno A×V00 ワード線 験にかかる個圧 (選択) 膜にかかる電圧 0 **−V**bo $-A \times V_{DD}$ 臓にかかる電圧 質にかかる電圧 (非選択) $(1-A) \times V_{DD}$ -A× Voo $1(1-2A) \times V_{00}$

1/3≦A<1/2

消去時

ピット線	(選択)	(非選択)
ワード線	0	(1-A)×Vno
(選択)	政にかかる電圧	膜にかかる電圧
Vno	Voo	A×Voo
(非選択)	調にかかる電圧	跳にかかる電圧
A×Vpp	A×V _{DD}	(2A−1) × Voo

1/3≤A<1/2

り、1ビット毎の書き込み動作及び消去動作、すなわち ランダムアクセスが可能となる。 Vppの具体的な値 は、膜質や膜構造ごとに最適な値を決めればよい。具体 的には、メモリ膜にかかる電圧の絶対値ががVDDのと きには電荷の注入または放出が起こり、メモリ膜にかか る電圧の絶対値ががA×VDDのときには電荷の注入ま たは放出が起こらないようにする。なお、読み出し時に は、メモリ膜にかかる電圧がA×VDD以下となるよう にするのが好ましく、その場合、読み出しにより記憶を 破壊することがない。

【0133】本実施の形態のメモリセルアレイにおいて は、選択されたメモリセルのメモリ膜にかかる電圧と、 非選択のメモリセルのメモリ膜にかかる電圧の最大値と の比が大きく、ランダムアクセスが可能で、動作マージ ンの大きなメモリを実現することが可能となる。

【0134】(実施の形態8) 本発明の実施の形態8に ついて、図19に基づいて説明すれば以下の通りであ る。本実施の形態のメモリセルアレイは、実施の形態6 又は7のいずれかのメモリセルアレイにおいて、SOI 基板160を用いて作製したもので、その平面図は図1 4と同じである。36はボディ、35は埋め込み酸化膜 である。 図19は、 本実施の形態となるメモリセルアレ イのメモリセル断面の模式図である。 素子分離領域16 と埋め込み酸化膜35とで分離されたボディ36の列に それぞれ独立した電位を与え、第3ビット線として用い る。なお、図19では、完全空乏型の場合を示している が、部分空乏型にしてもよい。その場合は、第3ビット 線となるボディの抵抗を低減して素子の高速化が可能と なる。

20 【0135】次に、本実施の形態の半導体装置を作製す る手順を説明する。まず、SOI基板160に素子分離 領域16を形成する。その後、メモリ素子が適切な閾値 をもつように、ボディ36に不純物注入を行う。 これ以 降の上部構造の形成は、実施の形態5で示した手順と同 様である。

【0136】本実施の形態の半導体装置においては、実 施の形態6又は7のメモリセルアレイで得られる効果に 加えて以下の効果が得られる。本実施の形態の半導体装 置においては、厚い埋め込み酸化膜の存在のために、ボ 30 ディとシリコン基板との間の静電容量を非常に小さくす ることができる。一方、実施の形態6又は7のメモリセ ルアレイでは、浅いウェル領域と深いウェル領域との間 の静電容量はかなり大きい。また、SOI基板を用いる と、N+ 活性層とボディとの接合容量を非常に小さくす ることができる。そのため、本実施の形態のメモリセル アレイにおいては、容量を充電するための消費電流を小 さくすることができる。さらにまた、SOI基板を用い ると、N+ 活性層の深さを浅くするのが容易であり、短 チャネル効果を抑制し、素子を更に微細化することがで 【0132】上記のように印加電圧を設定することによ 40 きる。以上の理由から、SOI基板を用いることによ り、低消費電力化及び微細化が可能となる。

> 【0137】(実施の形態9)上記実施の形態1~8の メモリ素子又は半導体記憶装置を集積化して集積回路と すれば、低電源電圧で動作させることが可能になり、集 積回路を低消費電力化できる。

> 【0138】また、上記実施の形態4~8のメモリ素子 又は半導体記憶装置と、論理回路とを1つの集積回路上 に混載してもよい。更に、メモリ素子又は半導体記憶装 置と、論理回路とに加え、その他のメモリ (DRAM、

50 SRAM等)も混載しても良い。例えば、実施の形態6

~8のメモリセルアレイを用いれば、セル面積は4F2 であり、通常の1トランジスタ型不揮発性メモリのメモ リセル面積より小さい。したがって、メモリが占める面 積を小さくできる分、論理回路や他のメモリの面積を大 きくとることができ、機能の向上を図ることができる。 もしくは、本実施の形態の半導体装置であるメモリの記 **憶容量を大きくとることができる。その場合、例えば、** 大規模なプログラムを一時的に読みこみ、電源を切断し た後もそのプログラムを保持し、電源を再投入した後も プログラムを実行するといったことが可能になり、か つ、そのプログラムを他のプログラムと入れかえること もできる。

【0139】また、上記集積回路を、電池駆動の携帯電 子機器に組み込むことができる。携帯電子機器として は、携帯情報端末、携帯電話、ゲーム機器などが挙げら れる。図20は、携帯電話の例を示している。制御回路 911には、本発明の半導体集積回路が組み込まれてい る。なお、制御回路911は、本発明の半導体装置から なるメモリ回路と、論理回路とを混載したLSIから成 っていてもよい。912は電池、913はRF回路部、 914は表示部、915はアンテナ部、916は信号 線、917は電源線である。本発明の半導体集積回路を 携帯電子機器に用いることにより、携帯電子機器を高機 能化し、LSI部の消費電力を大幅に下げることが可能 になる。それにより、電池寿命を大幅にのばすことが可 能になる。

[0140]

【発明の効果】以上より明らかなように、上記第1の発 明のメモリ膜の製造方法によれば、上記半導体基板と上 記第2の導電体膜が夫々電極となり、上記第1の導電体 30 膜と導電体の微粒子を含む第3の絶縁膜とが電荷蓄積部 となって、メモリ膜を構成する。このようにして形成さ れたメモリ膜は低電圧での書き込み・消去及び非破壊読 み出しが可能である。

【0141】1実施の形態によれば、上記第2の絶縁膜 上に導電体の微粒子を形成する工程と、上記導電体の微 粒子の表面に第3の絶縁膜を形成する工程とからなる一 連の工程を少なくとも1回行うことにより、上記一連の 工程を行わない場合にはみられなかったメモリ効果を出 現させることができる。

【0142】1実施の形態では、上記一連の工程を2回 又は3回行うので、顕著なメモリ効果を得られると同時 に、短チャネル効果を抑制して素子の微細化が容易にな

【0143】1実施の形態によれば、上記第1の導電体 膜及び上記導電体の微粒子はいずれも半導体からなり、 第1の絶縁膜、第2の絶縁膜及び第3の絶縁膜を形成す る工程はいずれも熱酸化工程である。また、上記第1の 導電体膜及び上記導電体の微粒子の形成は、いずれも化 気相成長法を繰り返しただけであるにもかかわらず、再 現性よくメモリ効果が現れる。したがって、簡単な工程 で電気特性が安定したメモリ膜を形成することが可能で

【0144】1実施の形態によれば、上記第1の導電体 膜は多結晶半導体もしくは非晶質半導体であるので、上 記第1の導電体膜を形成する条件は、広く製造されてい るフラッシュメモリのフローティングゲートを形成する 工程と同様のものを用いることができる。 また、上記第 10 1の導電体膜を形成する条件を、上記第2の絶縁膜上に 導電体の微粒子を形成する工程にそのまま用いることが できる。したがって、工程及び工程の条件出しを簡略化 することができる。

【0145】1実施の形態によれば、LSIの材料とし て最も広く使われているシリコンを用いることで、本発 明のメモリ膜を用いた素子を、他の素子と混載するのが 容易となる。また、非常に発達したシリコンプロセスを 用いることができるので、製造が容易になる。

【0146】また、第2の発明であるメモリ膜の製造方 20 法によっても、上記第1の発明のメモリ膜の製造方法で 形成されるメモリ膜と同様な構造のメモリ膜を形成する ことができる。したがって、上記第1の発明のメモリ膜 の製造方法の場合と同様な作用・効果を奏する。

【0147】更にまた、上記Si2H6ガス又はSiH 4 ガスの一方若しくは両方を含むガスを導入して半導体 核を生成する工程において、ガスの供給時間を変化させ るだけでシリコン微粒子の形成密度を制御することがで きる。したがって、メモリ膜の特性を制御するのが容易 となる。

【0148】また、第3の発明であるメモリ膜の製造方 法によっても、上記第2の発明のメモリ膜の製造方法の 場合と同様な作用・効果を奏する。 更にまた、第1の半 導体の微粒子に加えて、第2の導電体の微粒子が形成さ れているので、上記第1の発明の1実施形態で上記一連 の工程を2回行った場合と同様な構造のメモリ膜が形成 される。したがって、顕著なメモリ効果を持つメモリ膜 が得られる。

【0149】また、第4の発明であるメモリ膜の製造方 法によっても、上記第2の発明のメモリ膜の製造方法の 40 場合と同様な作用・効果を奏する。更にまた、上記非晶 質半導体膜を形成する工程の後、大気開放せずに上記非 晶質半導体膜上にSi2 H6ガス又はSiH4ガスの一 方若しくは両方を含むガスを導入するので、上記非晶質 半導体膜が汚染されることがなく、半導体核の生成が安 定する。したがって、メモリ膜の特性のばらつきを少な くすることができる。

【0150】また、第5の発明であるメモリ膜の製造方 法によっても、上記第4の発明のメモリ膜の製造方法の 場合と同様な作用・効果を奏する。 更にまた、第1の半 学的気相成長法による。すなわち、熱酸化工程と化学的 50 導体の微粒子に加えて、第2の導電体の微粒子が形成さ

れているので、上記第1の発明の1実施形態で上記一連 の工程を2回行った場合と同様な構造のメモリ膜が形成 される。したがって、顕著なメモリ効果を持つメモリ膜 が得られる。

【0151】1実施の形態によれば、上記非晶質半導体 膜上にSi2 H6 ガス又はSiH4 ガスの一方若しくは 両方を含むガスを導入して半導体核を生成する工程の後 に、大気開放せずにアニールを行い上記半導体核を成長 させる工程をおこなっているので、半導体核を適当な大 きさに制御することができ、メモリ膜の特性を最適化す 10 ることができる。

【0152】また、第6の発明であるメモリ膜によれ ば、上記半導体基板と上記第2の導電体膜が夫々電極と なり、上記第1の導電体膜と導電体の微粒子を含む第3 の絶縁膜とが電荷蓄積部となって、メモリ膜を構成す る。このメモリ膜は、低電圧 (例えば±3V) で書き込 み・消去が行われ、ヒステリシス特性を持つ。しかも、 例えば1Vでは、記憶は破壊されないため、非破壊読み 出しが可能である。したがって、従来技術のフラッシュ メモリのメモリ膜に比べて著しく低電圧動作が可能であ る。また、低電圧動作が可能なことにより、メモリ膜の 劣化を抑制することができる。したがって、第6の発明 であるメモリ膜によれば、低電圧で信頼性の高いメモリ 膜が提供される。

【0153】1実施の形態によれば、上記第3の絶縁膜 に含まれる導電体の微粒子の位置は実質的にランダムで あるので、メモリ特性が再現性よく現れる上に、上記第 3の絶縁膜に含まれる導電体の微粒子の位置を制御する 必要がない。したがって簡単な工程で再現性よくメモリ 膜を製造することができる。

【0154】1実施の形態によれば、顕著なメモリ効果 を持つメモリ膜が得られる上に、上記第3の絶縁膜に含 まれる導電体の微粒子の位置を制御する必要がない。し たがって簡単な工程で顕著なメモリ効果を持つメモリ膜 を製造することができる。

【0155】1実施の形態によれば、上記第2の半導体 の微粒子の多くが、上記第1の半導体の微粒子の斜め上 方に位置し、真上に位置するものは少ない。したがっ て、メモリ膜の厚さを薄くして、静電容量を大きくする ことができる。例えば、このメモリ膜を電界効果トラン 40 ジスタのゲート絶縁膜中に導入した場合、実効的なゲー **卜絶縁膜厚を薄くすることができ、短チャネル効果を抑** 制し、メモリ素子の微細化が可能となる。

【0156】1実施の形態によれば、LSIの材料とし て最も広く使われているシリコンを用いることで、メモ リ膜を用いた素子を、他の素子と混載するのが容易とな る。また、非常に高度に発達したシリコンプロセスを用 いることができるので、製造が容易になる。

【0157】1実施の形態によれば、上記第1の絶縁膜

ル現象でシリコン酸化膜を透過する確率が増して記憶保 持時間が減少したり、短チャネル効果が増して素子の微 細化が困難となることを防ぐことができる。また、上記 導電体の微粒子の直径を3nm~7nmとしているの で、量子サイズ効果が大きくなって電荷の移動に大きな 電圧が必要となったり、短チャネル効果が増して素子の 微細化が困難となることを防ぐことができる。したがっ て、記憶保持時間が長く、低電圧動作で、微細化が容易 なメモリ素子が提供される。

【0158】また、第7の発明であるメモリ素子は、第 6の発明のメモリ膜をゲート絶縁膜とする電界効果トラ ンジスタ型メモリ素子であるから、例えば、±3Vでの 書き込み及び消去、1 Vでの非破壊読み出しが可能であ る。したがって、従来技術のフラッシュメモリに比べて 著しい低電圧動作が可能で、低消費電力化が可能とな り、素子の信頼性が向上する。

【0159】1実施の形態では、、SOI基板上に形成 されているので、ソース領域及びドレイン領域と、ボデ ィとの接合容量を非常に小さくすることができる。さら 20 にまた、SOI基板を用いると、ソース領域及びドレイ ン領域の深さを浅くするのが容易であり、短チャネル効 果を抑制し、メモリ素子を更に微細化することができ

【0160】また、第8の発明である半導体集積回路 は、上記第7の発明のメモリ素子を集積したことを特徴 としているので、低電源電圧で動作可能で、低消費電力 であるメモリ集積回路が提供される。

【0161】また、第9の発明である半導体記憶装置に よれば、各メモリセルのメモリ膜として第6の発明のメ 30 モリ膜を使っているので、低電圧駆動が可能である。ま た、1つのセルの面積が4F2 (Fは最小加工ピッチ) であり、従来のAND型メモリセルアレイよりも小さ い。したがって、低消費電力化、高信頼性化、高集積化 が可能となる。

【0162】また、第10の発明である半導体記憶装置 によれば、上記第9の発明の半導体記憶装置と同様な作 用・効果を奏する上に、厚い埋め込み酸化膜の存在のた めに、ボディと基板との間の静電容量を非常に小さくす ることができる。また、SOI基板を用いると、ソース 領域及びドレイン領域とボディとの接合容量を非常に小 さくすることができる。そのため、容量を充電するため の消費電流を小さくすることができる。さらにまた、S OI基板を用いると、ソース領域及びドレイン領域の深 さを浅くするのが容易であり、短チャネル効果を抑制 し、素子を更に微細化することができる。したがって、 低消費電力化及び微細化が可能となる。

【0163】1実施の形態によれば、ワード線の一部を をゲート電極としており、ゲート電極とワード線を接続 するためにコンタクトや上部配線を用いる必要がない。 の厚さを2mm~5mmとしているので、電荷がトンネ 50 そのため、メモリセルの構造が単純化され、製造工程を 減らすことができる。したがって、製造コストを下げる ことができる。

【0164】1実施の形態によれば、選択されたメモリセルのメモリ膜にかかる電圧と、非選択のメモリセルのメモリ膜にかかる電圧の最大値との比が大きく、ランダムアクセスが可能で、動作マージンの大きなメモリを実現することが可能となる。

【0166】また、第12の発明である携帯電子機器は、第8または第11の発明の半導体集積回路を具備しているので、LSI部を高機能化、低消費電力化することができる。したがって、高機能で電池寿命の長い携帯電子機器が提供される。

【図面の簡単な説明】

【図1】 本発明の実施の形態1のメモリ膜の製造方法を示す図である。

【図2】 本発明の実施の形態1のメモリ膜の製造方法を示す図である。

【図3】 本発明の実施の形態1のメモリ膜にかける電圧を走査したときの容量の変化を示すグラフである。

【図4】 本発明の実施の形態1のメモリ膜にかける電圧を走査したときの容量の変化を示すグラフである。

【図5】 本発明の実施の形態1のメモリ膜の断面図である。

【図6】 本発明の実施の形態1のメモリ膜の断面図である。

【図7】 メモリ膜の形成時にLPCVD法によるシリ

コン成長を1回行った場合の、メモリ膜にかける電圧を 走査したときの容量の変化を示すグラフである。

34

【図8】 メモリ膜の形成時にLPCVD法によるシリコン成長を2回行った場合の、メモリ膜にかける電圧を走査したときの容量の変化を示すグラフである。

【図9】 メモリ膜の形成時にLPCVD法によるシリコン成長を3回行った場合の、メモリ膜にかける電圧を走査したときの容量の変化を示すグラフである。

【図10】 本発明の実施の形態3のメモリ膜の製造方法を示す図である。

【図11】 本発明の実施の形態4のメモリ素子の断面 図である。

【図12】 本発明の実施の形態4のメモリ素子の、書き込み時及び消去時のドレイン電流対ゲート電圧の関係を示すグラフである。

【図13】 本発明の実施の形態5のメモリ素子の断面 図である。

【図14】 本発明の実施の形態6のメモリセルアレイの平面図である。

20 【図15】 図14の切断面線A-A'から見た断面図 である。

【図16】 図14の切断面線B-B'から見た断面図である。

【図17】 図14の切断面線C-C'から見た断面図 である。

【図18】 本発明の実施の形態6のメモリセルアレイの回路図である。

【図19】 本発明の実施の形態8のメモリセルアレイのメモリセルの断面図である。

30 【図20】 本発明の実施の形態9の携帯情報機器の構成図である。

【符号の説明】

111 シリコン基板

112, 112B シリコン酸化膜

113 ポリシリコン膜


114 第1のシリコン微粒子


115 第2のシリコン微粒子


116 電極ポリシリコン膜


130,130′,21 メモリ膜

40 150,160 SOI基板






















【図16】




【図17】



【図18】



【図19】



フロントページの続き

(51) Int. Cl.⁷

識別記号

FΙ

HO1L 27/10

テーマコード(参考)

434

HO1L 21/316

27/115 27/10

461

(71)出願人 501073851 酒井 朗 愛知県名古屋市緑区篠の風3-252 滝の 水住宅6-205 (72)発明者 岩田 浩 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 柴田 晃秀 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 洗 暢俊 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 小倉 孝之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 足立 浩一郎

ャープ株式会社内

大阪府大阪市阿倍野区長池町22番22号 シ

(72)発明者 柿本 誠三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 安田 幸夫 愛知県愛知郡長久手町五合池130 (72)発明者 財満 鎭明 愛知県春日井市高座台5丁目5番64号 (72)発明者 酒井 朗 愛知県名古屋市緑区篠の風3-252 滝の 水住宅6-205 Fターム(参考) 4K030 AA06 BA29 BB03 BB12 CA04 DA09 FA10 HA01 LA15 5F045 AB02 AB03 AB32 AD10 BB08 BB16 HA01 5F058 BD02 BD03 BD04 BF61 5F083 EP17 EP22 EP33 EP34 EP79 GA05 GA09 GA28 HA02 JA36 JA37 JA38 LA12 LA16 NA01 NA08 PR21 ZA12

BH12

5F101 BA54 BB02 BD02 BD34 BE07